延續晶片設計聯盟的主題，昨天提到設計服務的業務內容，今天來提在做晶片設計時一定要使用的工具軟體，就像寫程式會用 Visual Studio Code，網頁設計會用 Figma，專案管理會用 Trello，只是在晶片設計上對於 EDA 工具依賴性更大且基本上就是某三大家的工具被業界認證，用別家工具不是不行，但是用這三家出的最小機率會出錯，然而晶片設計中如果 Tool 無法有效將製程的規則模擬正確，真正到投片的時候發現與製程規格不合無法做出來，產線上必須重先安排同時晶片設計要再重新模擬一次，耗時又耗費，所以能在 Tool 端做到最精準的確認是 Tool 最有 Value 的地方

Electronic design automation, EDA

又稱為電子設計自動化，是指利用計算機輔助設計（CAD）軟體，來完成超大型積體電路（VLSI）晶片的功能設計、綜合、驗證、物理設計（包括布局、布線、版圖、設計規則檢查等）等流程的設計方式。

前言當中提到 EDA Tools 目前是三家較為主流，市場規模也隨著晶片複雜與功能上升，對於 Tool 的依賴度也會日趨升高，這三家分別為 Synopsys、Cadence、Siemens

• 以全球EDA軟體市場來看，TrendForce估計，2020~2024年其市場規模將自81億美元成長至136億美元，年複合成長率達 13.8%。
• 目前EDA軟體市場呈現寡佔局勢，據TrendForce整理，2021年三大廠商市佔率分別是皆為美商的Synopsys 32%、Cadence 30%、Siemens 13%，三大廠商市佔率合計達75%。

一條龍設計工具，但各俱山頭

這幾家 EDA 廠商其實都有推出 end to end 的 IC Design flow 所使用的工具，但其實對於 IC Designer 來說，在設計當中會分為前段與後段（偷用一下前面寫的文章【IC Design 豬屎屋 Marketing 03 天】半導體產業鏈與晶片設計）像是 Siemens 在 signoff 這段就是佼佼者，Cadence 則是在模擬電路上較為出眾

EDA Tools 與晶圓製造的緊密合作

晶片製作時會有它本身需要規範的條件，這些條件是晶片設計時就需要遵守的，因此 EDA Tool 重要的是告訴晶片設計師說，你現在在設計的電路圖有沒有違反製程的規定，同時隨者晶片體積縮小，電晶體動輒 118 億顆，當中所選的不同 IP 模組的排列組合，繞線串接電晶體，佈電源線、計算訊號走在金屬線上的時間與要多少電壓...etc.這些都是 EDA Tool 從中扮演極重要的角色，不斷地模擬與檢查與計算

EDA Tool 也會隨者製程的演進而日趨進步，版本會持續的更新，畢竟16奈米與3奈米的規則一定不一樣，tool 就必須與時俱進，因此 EDA tool 才會與晶圓製造如此緊密合作，Samsung, TSMC, Intel 都各自對於 EDA 公司做聯盟，讓這 EDA Tool 都能對於自家的製程規則有最精準的輔助效益

IC Design Company 設計的晶片要是製造商能做的，需要靠 EDA Tool 輔助設計
EDA Tool 要能算得精准，需要與晶圓製造密切溝通現階段的製程技術 EDA Tool 是否夠強大
晶片製造商要有源源不絕且能順利生產的客戶，就必須讓 IC Design Company 用到對的工具

這就是半導體產業生態鏈的一小個縮影，公司與公司間上下游的關係與同業之間的競爭與瓜分市佔，整體看來都是以良性競爭、共同共好的方向前進，逐漸建構起半導體生態，都是需要累積與技術，一但建立與習慣後就難以捨棄。

FIND ME HERE

• https://medium.com/@stfk1105
• https://www.facebook.com/Jadechang1105
• https://www.instagram.com/jade_chang1105/